Amd zen 2 में सैंड्रा के अनुसार l3 कैश दोगुना होगा

कैशिंग आधुनिक प्रोसेसर का एक बहुत ही महत्वपूर्ण हिस्सा है, और चिप के इस हिस्से में एक बड़ा बदलाव आमतौर पर इसका मतलब है कि समग्र प्रोसेसर में बड़े सुधार आ रहे हैं। SANDRA ज़ेन 2 L3 कैश के लिए मजबूत संशोधनों की ओर इशारा करता है।

SANDRA ने प्रत्येक 8-कोर ज़ेन 2 चिपलेट के लिए 32MB L3 कैश का लक्ष्य रखा है

SiSoft के SANDRA डेटाबेस में एक प्रविष्टि एक AMD EPYC AMD प्रोसेसर के बारे में डेटा दिखाती है और इस मॉडल के लिए कैश पदानुक्रम पर प्रकाश डालती है । प्रत्येक 64-कोर ईपीवाईसी रोम प्रोसेसर 8 ज़ेन 2 आठ-कोर चेचरों से बना है जो 7nm पर निर्मित है, जो 14nm पर निर्मित I / O नियंत्रक में परिवर्तित होता है। यह नियंत्रक प्रोसेसर की मेमोरी और PCIe कनेक्टिविटी के प्रबंधन के लिए जिम्मेदार है। परिणाम में कैश पदानुक्रम का उल्लेख किया गया है, जिसमें प्रति कोर 512 केबी 2 एलबी कैश और "16 एक्स 16 एमबी एल कैश के साथ । " Ryzen 7 2700X के लिए, SANDRA ने L3 कैश को "2 x 8MB L3" के रूप में पढ़ा, जो कि 8MB L3 प्रति CCX की राशि के बराबर है ।

हम 2S में AMD EPYC रोम प्रदर्शन बनाम इंटेल कैस्केड झील पर हमारे लेख को पढ़ने की सलाह देते हैं

64-कोर रोम के लिए "16 x 16 एमबी L3" का पता लगाने के साथ, यह बहुत अधिक संभावना है कि 8-कोर चेप्टर में से प्रत्येक के पास दो 16MB L3 कैश पार्ट्स हैं, और इसके 8 कोर दो चार कोर कोर XX में विभाजित हैं प्रत्येक के 16MB L3 कैश के साथ कोर । CCX द्वारा L3 कैश में यह दोहराव प्रोसेसर को बेहतर प्रदर्शन करने के लिए चिपलेट और I / O के बीच डेटा स्थानांतरण को अनुकूलित करने में मदद कर सकता है। यह विशेष रूप से महत्वपूर्ण है क्योंकि I / O डाई अपने अखंड 8-चैनल DDR4 मेमोरी कंट्रोलर के साथ मेमोरी को नियंत्रित करता है।

एएमडी ने ज़ेन 2 के साथ वास्तु स्तर पर गहरा बदलाव किया है, हमें तब तक इंतजार करना होगा जब तक कि वे बिक्री पर नहीं जाएंगे, यह देखने के लिए कि ये सभी सुधार वास्तव में क्या हैं, लेकिन अब यह काफी अच्छा लग रहा है।

Techpowerup फ़ॉन्ट