Tsmc 5nm फिनफेट में इसकी निर्माण प्रक्रिया के बारे में बात करता है

TSMC की नई 7nm FinFET (CLN7FF) निर्माण प्रक्रिया बड़े पैमाने पर उत्पादन के चरण में प्रवेश कर चुकी है, इस प्रकार फाउंड्री पहले से ही अपने 5nm प्रोसेस रोडमैप की योजना बना रही है, जिसे 2020 में कुछ समय में तैयार होने की उम्मीद है।

TSMC अपनी 5nm प्रक्रिया में सुधार के बारे में बात करता है, जो EUV तकनीक पर आधारित होगी

5nm चरम UltraViolet (EUV) लिथोग्राफी का उपयोग करने के लिए दूसरी TSMC विनिर्माण प्रक्रिया होगी, जो ट्रांजिस्टर घनत्व में भारी वृद्धि को संचालित करने में सक्षम बनाती है, जिसमें 16nm की तुलना में 70% की कमी होती है। EUV तकनीक का उपयोग करने वाली कंपनी का पहला नोड 7nm + (CLN7FF +) होगा, हालांकि EUV का उपयोग इसके पहले कार्यान्वयन में जटिलता को कम करने के लिए किया जाएगा।

हम अनुशंसा करते हैं कि इस साल 2018 को 7 एनएम पर एएमडी ज़ेन 2 आर्किटेक्चर पर हमारी पोस्ट को पढ़ा जाए

यह भविष्य में 5nm प्रक्रिया में काफी हद तक EUV के उपयोग के लिए एक सीखने के चरण के रूप में काम करेगा, जो समान प्रदर्शन, या 15% प्रदर्शन लाभ के साथ बिजली की खपत में 20% की कमी की पेशकश करेगा 7nm की तुलना में समान ऊर्जा खपत के साथ । जहां 5nm के साथ बहुत सुधार होगा, यह 45% के क्षेत्र में कमी है, जो 7nm के साथ एक ही क्षेत्र इकाई में 80% अधिक ट्रांजिस्टर रखने की अनुमति देगा, कुछ ऐसा जो आकार के साथ बेहद जटिल चिप्स बनाने की अनुमति देगा बहुत छोटा है।

TSMC भी उच्च गति को प्राप्त करने में वास्तुकारों की मदद करना चाहता है, इस छोर पर यह कहा गया है कि एक नया "बेहद कम थ्रेसहोल्ड वोल्टेज" (ELTV) मोड चिप आवृत्तियों को 25% तक बढ़ाने की अनुमति देगा, हालांकि निर्माता यह इस तकनीक या किस प्रकार के चिप्स पर लागू किया जा सकता है, इस बारे में बहुत विस्तार से नहीं बताया गया है।

ओवरक्लॉक 3 डी फ़ॉन्ट