Tsmc ने euv का उपयोग करते हुए अपना पहला सफल कदम उठाया

TSMC, अर्धचालक विनिर्माण में दुनिया के नेता और 7 नैनोमीटर उत्पादन में सबसे आगे, ने घोषणा की है कि वह EUN (चरम पराबैंगनी लिथोग्राफी) का उपयोग करते हुए अपनी 7nm "N7 +" तकनीक की दूसरी पीढ़ी के साथ प्रगति कर रहा है ।

TSMC पहले से ही EUV तकनीक के साथ सफलतापूर्वक काम करता है और इसका लक्ष्य 2019 के लिए 5nm है

TSMC ने पहले से ही अज्ञात ग्राहक से पहले N7 + डिजाइन को सफलतापूर्वक उकेरा है । हालाँकि अभी तक पूरी तरह से EUV नहीं है, N7 + प्रक्रिया में चार गैर-महत्वपूर्ण परतों के लिए EUV का सीमित उपयोग होगा, जिससे कंपनी को यह पता लगाने का मौका मिलेगा कि इस नई तकनीक का सर्वोत्तम उपयोग कैसे किया जाए, उत्पादन कैसे बढ़ाया जाए। आटा, और प्रयोगशाला से कारखाने में स्थानांतरित होते ही दिखाई देने वाली छोटी समस्याओं को कैसे ठीक किया जाए।

हम इंटेल के 10 एनएम से अच्छी खबर पर हमारी पोस्ट पढ़ने की सलाह देते हैं , कंपनी के शेयरों में वृद्धि हुई है

नई तकनीक 6 से 12% कम खपत और 20% बेहतर घनत्व के बीच उत्पन्न होने की उम्मीद है, जो कि अधिक सीमित उपकरणों जैसे कि स्मार्टफोन के लिए विशेष रूप से महत्वपूर्ण हो सकता है। 7 नैनोमीटर से आगे बढ़ते हुए , TSMC लक्ष्य 5nm है, जिसे आंतरिक रूप से "N5" कहा जाता है। यह प्रक्रिया 14 परतों में EUV का उपयोग करेगी और अप्रैल 2019 में बड़े पैमाने पर उत्पादन के लिए तैयार होने की उम्मीद है।

TSMC के अनुसार, इसके कई IP ब्लॉक N5 तैयार हैं, जो PCIe Gen 4 और USB 3.1 को छोड़कर हैं । एन 7 डिजाइन की तुलना में, जिनकी शुरुआती लागत 150 मिलियन रेंज में है, एन 5 के लिए लागत में और वृद्धि होने की उम्मीद है, 250 मिलियन तक।

इन आंकड़ों से पता चलता है कि विनिर्माण प्रक्रियाओं में प्रगति तेजी से कठिन और महंगी है, बिना किसी और आगे बढ़े, GlobalFoundries ने हाल ही में घोषणा की कि वह 7 एनएम पर अनिश्चित काल के लिए अपनी प्रक्रिया को पंगु बना रही है।

Techpowerup फ़ॉन्ट