इंटेल एक्सॉन स्काईलेक के लिए अपने नए इंटरकनेक्ट आर्किटेक्चर को दिखाता है

पिछले मई में स्काईलेक-एसपी माइक्रोआर्किटेक्चर पर आधारित इंटेल एक्सॉन प्रोसेसर के नए परिवार की घोषणा की गई थी, इन चिप्स को अभी भी बाजार तक पहुंचने में समय लगेगा लेकिन उनकी प्रमुख तकनीकों में से एक को पहले ही दिखाया जा चुका है, इसके बीच का एक नया इंटरकनेक्शन आर्किटेक्चर यह कम विलंबता और महान मापनीयता के साथ उच्च बैंडविड्थ की पेशकश करने के लिए डिज़ाइन किया गया है।

स्काईलेक-एसपी में नई इंटरकनेक्शन बस

स्काईलेक-एसपी डिज़ाइन के वास्तुकार, अखिलेश किमार ने पुष्टि की कि मल्टी-चिप प्रोसेसर का डिज़ाइन एक सरल काम लगता है, लेकिन इसके सभी तत्वों के बीच एक बहुत ही कुशल इंटरकनेक्शन प्राप्त करने की आवश्यकता के कारण यह बहुत जटिल है । इस अंतर्संबंध को कोर, मेमोरी इंटरफ़ेस और I / O सबसिस्टम को बहुत तेज़ और कुशल तरीके से संवाद करने की अनुमति देनी चाहिए ताकि डेटा ट्रैफ़िक प्रदर्शन में कम न हो।

Xeon की पिछली पीढ़ियों में, Intel ने प्रोसेसर के सभी तत्वों को एक साथ जोड़ने के लिए एक रिंग इंटरकनेक्ट का उपयोग किया है, कोर की संख्या को काफी हद तक बढ़ाकर, इस डिज़ाइन को सीमाओं के कारण कुशल होना बंद कर दिया है जैसे कि पास करने की आवश्यकता। "एक लंबा रास्ता" के लिए डेटा। नई डिज़ाइन जो Xeon प्रोसेसर की नई पीढ़ी में डेब्यू करती है, वह कई और तरीके प्रदान करती है जिससे डेटा अधिक कुशलता से यात्रा कर सकता है ।

नई इंटेल इंटरकनेक्ट बस एक मल्टी-चिप प्रोसेसर के सभी हिस्सों के बीच सीधे रास्ते प्रदान करने वाली पंक्तियों और स्तंभों में संगठित सभी प्रोसेसर तत्वों को बनाती है और इसलिए एक बहुत ही कुशल और तेज़ संचार की अनुमति देती है, अर्थात यह एक प्राप्त करता है उच्च बैंडविड्थ और कम विलंबता। इस डिजाइन में अत्यधिक मॉड्यूलर होने का भी फायदा है , जिससे बड़ी संख्या में तत्वों के साथ संचार के बिना बहुत बड़े चिप्स बनाने में आसानी होती है।

स्रोत: हॉटहार्डवेयर