एपिक रोम, छवियाँ और amd के सबसे उन्नत सीपीयू के बारे में अधिक जानकारी

AMD की दूसरी पीढ़ी के EPYC रोम प्रोसेसर अगस्त में जारी किए गए थे, और तब से हमें चिप के बारे में और इसके फीचर्स के बारे में अधिक जानकारी मिल रही है। नवीनतम आई / ओ सरणी विवरण, जिसमें क्लोज़-अप भी शामिल है, हार्डवेयरलेक्स द्वारा प्रकट किया गया है, जो हमें एएमडी के सबसे नवीन सर्वर चिप पर एक बेहतर नज़र दे रहा है, जिसमें 8.4 बिलियन ट्रांजिस्टर शामिल हैं।

EPYC रोम 8.34 बिलियन ट्रांजिस्टर से बना है

कई विवरण हैं कि एएमडी ने हाल ही में अपने दूसरी पीढ़ी के ईपीवाईसी रोम प्रोसेसर के लिए प्रकट करना शुरू कर दिया है। AMD EPYC रोम प्रोसेसर एक 9-मैट्रिक्स डिज़ाइन से बना होता है जिसे MCM (मल्टी-चिप-मॉड्यूल) के रूप में भी जाना जाता है। 9 सरणियों में आठ CCDs (गणना कोर सरणियाँ) और एक एकल IOD (इनपुट / आउटपुट ऐरे) शामिल हैं। प्रत्येक सीसीडी दो CCX (कम्प्यूट कोर कॉम्प्लेक्स) से बना होता है, जिसमें चार ज़ेन 2 कोर होते हैं जिनमें स्वयं का L2 कैश और एक साझा L3 कैश शामिल होता है। सभी आठ CCDs I / O सरणी से जुड़ते हैं।

प्रत्येक सीसीडी 74 मिमी 2 को मापता है और 3.9 बिलियन ट्रांजिस्टर से बना है। Ryzen में चित्रित IOD का मैट्रिक्स आकार 125 मिमी 2 है और यह 2.09 बिलियन ट्रांजिस्टर से बना है। EPYC में दिखाई देने वाला IOD 8.34 बिलियन ट्रांजिस्टर से बना है और इसका माप 416 mm2 है । IOD ने 8 ज़ेन 2 सीसीडी की माप 1008 मिमी 2 के साथ संयुक्त की, जबकि यह 39.54 बिलियन ट्रांजिस्टर से बना है।

बाजार पर सबसे अच्छा प्रोसेसर पर हमारे गाइड पर जाएं

अब जो IOD दिखाई देता है, वह Ryzen प्रोसेसर पर दिखाई देने वाले की तुलना में बहुत बड़ा है। चिप PCIe 4.0 अनुरूप है, IOD के किनारों पर पाया जाता है। दूसरी पीढ़ी की EPYC की क्षमता 162 PCIe ट्रैक्स है। ऊपरी और निचले मरने वाले क्षेत्रों में 72-बिट डीडीआर 4 मेमोरी के चार चैनल हैं।

EPYC रोम दुनिया के कुछ सबसे शक्तिशाली सर्वरों में पहले से ही उपयोग में है, और AMD इन चिप्स के साथ अपने सर्वर मार्केट शेयर को जारी रखने की उम्मीद करता है।

Wccftech फ़ॉन्ट